Register Abstraction Layer File（RALF）用于指定设计中所有的寄存器和存储器。
在RAL中，一个设计是一个block或者一个system。最小的可被验证的功能单元是block。system是由多个block或者多个subsystem组成的。
在一个RALF描述中，最顶层的结构可以是block或者system，但至少要有一个block描述。
system包含subsystems和blocks。
blocks包含registers和memories。
registers包含fields，一个register必须至少包含一个field。
field是RAL中最基础的单元。
There can be no registers or memories directly in a system. If a design has system-wide registers or memories, they should be described in a block named, for example, system_wide.
Fields are accessed atomically, independently of their location within a register or other fields. Therefore, fields can be moved within or across registers without having to modify the code that uses them.
尽管可以用一个RALF来描述整个SoC的设计层次，但是为了最大程度的复用，顶层RALF描述文件可以include更小设计的RALF描述文件。
命名
- 不能是SV保留关键字
- Field名字在一个block里应该保持唯一
- register名字在一个block里必须保持唯一，而且不能和field名字相同
- memory名字在一个block里必须保持唯一，而且和register名字，field名字不能相同
- block和subsystem的名字在一个system里必须保持唯一
- 在RALF中独立描述定义的register，memory，block和system的名字必须在全局上保持唯一
RALF的任何元素(fields, registers, memories, blocks and subsystems)可以在实例化时重命名以确保唯一性。
block blk_name {
...
}
system sys_name {
...
block blk_name=blk1;
block blk_name=blk2;
}
如果在一个宽度更大的元素里实例化一个元素，元素的值会在低位对齐，高位补0或者截断。
如果在一个宽度更小的元素里实例化一个元素，切分之后存储。比如5-byte宽度的数0x1234567890要存储在3个2-byte宽度的存储空间里，分四种情况：
- Big Endian
高位数值对应存储地址空间的低地址。0x0012,0x3456,0x7890 - Little Endian
低位数值对应存储地址空间的低地址。0x7890,0x3456,0x0012 - Big FIFO
所有切分开的数值的访问都是通过同样的物理地址访问，高位数值先被访问。0x0012,0x3456,0x7890 - Little FIFO
所有切分开的数值的访问都是通过同样的物理地址访问，低位数值先被访问。0x7890,0x3456,0x0012
Arrays and Register Files
设计中有些register是连续存储的，显示声明如下。
register reg_name {
...
}
block blk_name {
...
register reg_name=reg_0;
register reg_name=reg_1;
...
register reg_name=reg_7;
}
可以用TCL语法来简化这个声明：
register reg_name {
...
}
block blk_name {
...
for {set n 0} {$n < 8} {incr n} {
register reg_name=reg_$n;
}
}
在验证SV代码中不能被索引，因为名字唯一。
用数组可以解决这个问题：
register reg_name {
...
}
block blk_name {
...
register reg_name[8];
register regX[5] {
...
}
}
register数组会被连续存储。比如上例中会按照
reg_name[0], reg_name[1], ... reg_name[7], regX[0], regX[1], ...
regX[4]的顺序被存储在连续空间里。
如果register数组时交织存储的，需要声明一个register file数组：
register reg_name {
...
}
block blk_name {
...
regfile reg[5] {
register reg_name;
register X {
...
}
}
}
这里存储顺序为reg[0].reg_name, reg[0].X, reg[1].reg_name, ...
reg[4].reg_name, reg[4].X.
Virtual Fields and Virtual Registers
默认情况下，field和register是由独立专用的硬件结构在固定的物理位置实现的，比如一组D触发器。虚拟field和虚拟register在memory或RAM中实现，它们的物理位置和布局不是由物理实现创建的，而是由硬件和软件之间的协议来决定的。虚拟field包含在虚拟register中。
虚拟filed和虚拟register可以通过在一个RAL memory上逻辑覆盖来创建，使得它们可以被访问，就好像他们是物理上真正存在的field和register一样。memory本身的RAL模型仍然可用于直接访问，而不管它是否包含了虚拟结构。
这里有个图
虚拟register总是数组并与memory关联：静态(比如 在RALF文件里指定)或者动态(比如 通过用户的代码在仿真时指定)
静态虚拟register数组
block MAC {
...
memory DMABFRS { ... }
...
virtual register CHANNEL[1024] DMABFRS@0 {
field {...};
...
}
}
虚拟register的动态分配可以由Memory Allocation Manager随机执行。
block MAC {
...
memory DMABFRS { ... }
...
virtual register CHANNEL {
field {...};
...
}
}
动态虚拟register实现
ral_model.MAC.CHANNEL.implement(1024,
ral_model.MAC.DMABFRS,
0);
动态虚拟register随机实现
al_model.MAC.CHANNEL.allocate(1024,
ral_model.MAC.DMABFRS.mam);
因为虚拟field和虚拟register在memory里实现，所以他们的内容不会被RAL model镜像。
