现代计算机的内存模型
现代计算机中，cpu的指令速度远超内存的存取速度，由于CPU和内存的运算速度有几个数量级的差距，所以现代计算机系统加入一层读写速度尽可能接近CPU运算速度的高速缓存（Cache）来作为内存与处理器之间的缓冲，将运算需要使用到的数据复制到缓存中，CPU运算操作的是内存数据的副本，当运算结束后再从缓存将副本数据同步回内存之中，这样处理器就无须等待缓慢的内存读写了。
当CPU要读取一个数据时，首先从一级缓存中查找，如果没有找到再从二级缓存中查找，如果还是没有就从三级缓存或内存中查找。
进程和线程的产生
在最开始的时候CPU只运行一个运行一个程序，这时候CPU的运算能力是完成过剩的，在接收到任务后绝大多数时间都是在等待IO中，所以就需要同时运行多个程序的方法，这样在一个程序等待的时候可以切换到另外一个程序继续执行指令，提高CPU的使用率，基于这种思路产生了进程和线程
有了进程之后，一个内存会划分出不同的区域交给各个进程去管理，当一个进程IO阻塞的时候可以切换到另外一个进程继续执行指令；为了合理公平的把CPU分配到各个进程中，CPU把自己的时间分为若干个时间单位片段，每个进程执行一个时间单位片段后切换到另外一个进程上去执行指令，这就是时间片的概念。有了进程后我们可以同时运行多个程序。
因为进程之间是独立的内存空间，进程之间的切换需要切换内存映射地址，而一个进程创建的所有线程都共享同一块内存空间，这样线程切换的成本要比进程切换的成本要小很多，因此操作系统都是基于更轻量级的线程来进行调度
现代计算机硬件结构原理
计算机在运行中，先从内存中取出第一条指令，通过控制器译码，按照指令的要求从存储器中取出数据进行制定的逻辑运算后再按照内存地址把结果写回内存中，接着再取出来第二条指令，依次遍历执行下去。
并发导致的根源问题
CPU和缓存一致性问题（可见性）
- 单核单线程：CPU核心的缓存只能被一个线程访问，线程独占不会发生访问冲突的问题
- 单核多线程：多个线程同时访问某一块内存数据，CPU将数据从内存中复制到高速缓存区，不同的线程访问的高速缓冲区的数据物理地址是一样的，都会映射到相同的缓存问题，即使发生了线程切换缓存也不会失效，任何时候只有一个线程在执行，不会发生访问冲突的问题
- 多核多线程：多个线程访问同一共享内存，且线程运行在不同的CPU内核中，每个核心都会在各种的高速缓冲区保存一份共享内存的副本，线程对数据的操作实际是对副本数据进行操作，这就导致了各种副本数据不一致
CPU与内存之间增加了一个高速缓冲区，在多线程下就可能出现缓存数据不一致的情况，也就是说CPU每个核对应的副本数据内容不一致
CPU多核缓存架构
为了解决这个问题，需要各个处理器访问缓存时都遵循一些协议，在读写时要根据协议来进行操作，这个协议就是MESI协议（缓存一致性协议）
| 状态 | 描述 | 监听任务 |
|---|---|---|
| M 修改 (Modified) | 该Cache line有效，数据被修改了，和内存中的数据不一致，数据只存在于本Cache中。 | 缓存行必须时刻监听所有试图读该缓存行相对就主存的操作，这种操作必须在缓存将该缓存行写回主存并将状态变成S（共享）状态之前被延迟执行。 |
| E 独享(Exclusive) | 该Cache line有效，数据和内存中的数据一致，数据只存在于本Cache中。 | 缓存行也必须监听其它缓存读主存中该缓存行的操作，一旦有这种操作，该缓存行需要变成S（共享）状态。 |
| S 共享 (Shared) | 该Cache line有效，数据和内存中的数据一致，数据存在于很多Cache中。 | 缓存行也必须监听其它缓存使该缓存行无效或者独享该缓存行的请求，并将该缓存行变成无效（Invalid）。 |
| I 无效 (Invalid) | 该Cache line无效。 | 无 |
CPU线程切换导致原子性问题（原子性）
原子性：把一个操作或者多个操作视为一个整体，在执行的过程不能被中断的特性叫原子性。
为了最大化的利用CPU，CPU采用时间片的方式，切换线程执行。而在切换线程的过程中会导致原子性问题。
指令重排序问题（有序性）
进程和线程的本质是增加并行的任务数量来提高CPU的执行效率，缓存的本质是通过减少IO时间来提升CPU的利用率。而CPU指令优化的初衷就是想通过调整CPU指令的执行顺序或异步化的操作来提升CPU执行指令的效率。
为了使得处理器内部的运算单元能尽量被充分利用，处理器可能会对输入代码进行乱序执行优化，处理器会在计算之后将乱序执行的结果重组，优化原则是保证重排序后不影响单线程执行结果，其重排序的大体逻辑就是优先把CPU比较耗时的指令放到最先执行，然后在这些指令执行的空余时间来执行其他指令。Java虚拟机的即时编译器中也有类似的指令重排序优化。
内存模型
为了保证共享内存使用的正确性（原子性、有序性、可见性），内存模型定义了共享内存中多线程读写操作的规范。通过这些规则来规范对主内存的读写，从而保障指令的正确执行。解决了CPU多级缓存、处理器优化、指令重排等导致的内存访问问题，保证了并发场景下的一致性、原子性和有序性。
Java内存模型（JMM）
JMM是一种规范，目的是解决由于多线程通过共享内存进行通信时，存在的本地内存数据不一致、编译器对代码指令重排序、处理器对代码乱序执行、CPU切换线程等带来的问题。
JMM是符合内存模型规范的，屏蔽了各种硬件和操作系统的访问差异的，保证了Java程序在各种平台下对内存的访问都能保证效果一致的机制。
Java线程内存模型规定了所有的变量都存储在主内存中，每条线程还有自己的工作内存，线程的工作内存中保存了该线程中是用到的变量的主内存副本拷贝，线程对变量的所有操作都必须在工作内存中进行，而不能直接读写主内存。不同的线程之间也无法直接访问对方工作内存中的变量，线程间变量的传递均需要自己的工作内存和主存之间进行数据同步进行。
