发简信
IP属地：北京
-
VLSI基本术语和设计概述
IC（Integrated Circuit，集成电路）是电子元件，它将大量微小的电子器件（大部分是晶体管）放在一块半导体材料上（通常是硅）集成并...
-
布图前后的STA
在成功综合之后，必须对所得的网表进行静态时序分析以检查时序违例，时序违例可包含建立和/保持时间违例。 综合设计的重点在于最大化建立时间，因此会遇...
-
周六休息
今天周六，休息。 早上睡到了十点，然后玩了一会秦时明月手游，感慨还是氪金大佬厉害。 下午准备做点工作，由于不在学校，所以托朋友开了teamvie...
-
PT时序分析命令
本节有选择地简要描述用于进行STA的PT命令，对于指令的用法，可以在命令行中使用man命令查询。 set_disable_timing：这个命令...
-
PRIMETIME基础
PrimeTime（PT）是Synopsys的签收品质（sign-off quality）的静态时序分析工具。静态时序分析（STA）无疑是设计流...
-
SDF生成——为动态时序仿真
标准延迟格式或SDF包括设计中所有单元的时序信息，它为仿真门级网表提供时序信息。 1 SDF文件 SDF文件包括设计中每个单元的时序信息，基本的...
-
修正保持时间违例
几乎每一个设计都会经历修正保持时间违例的过程，尤其是对较快的工艺。大多数设计人员以紧约束进行综合设计以最大化建立时间，所得的结果是一快速逻辑，其...
-
数字后端之布图简介有了正确和优化的网表，用户可以用布图工具将设计转化为它的物理形式。虽然布图是一个复杂的过程，但可归纳为如下三个基本步骤： ——布图规划 ——时钟...
-
数字集成电路时钟网络优化和面积优化
1. 优化时钟网络 优化时钟网络是最难执行的操作之一。这是由于当我们向下进入VDSM（超深亚微米）工艺时，金属电阻急剧增加，从而引起由时钟引脚输...