由于用的是Chrome，上一篇的末尾不知道为何突然退出，点进去好多次，依然是一有动作就自动退出。之前用插件马克飞象的时候就出现过这种情况。好像跟字数有关系，字数超过上限就会崩溃。
接上次的。这种方法，也就是make的隐式规则。上面文件内容中，.PHONY表示，clean是个伪目标文件。
另类风格的makefile
既然我们的 make 可以自动推导命令，那么我看到那堆.o和.h的依赖就有点不爽，那么多的重复的.h]，能不能把其收拢起来，其实这个对于make来说还挺容易的。更为简洁的Makefile可以这样写：
objects = main.o kbd.o command.o display.o \
insert.o search.o files.o utils.o
edit: $(objects)
cc -o edit $(objects)
$(objects): defs.h
kbd.o command.o files.o : command.h
display.o insert.o search.o files.o: buffer.h
.PHONY: clean
clean:
rm edit $(objects)
这种风格，让我们的 makefile 变得很简单，但我们的文件依赖关系就显得有点凌乱了。鱼和熊掌不可兼得。还得看个人喜好了。有些人是不喜欢这种风格的，一是文件的依赖关系看不清楚，二是如果文件一多，要加入几个新的.o文件，那就理不清楚了。
清空目标文件的规则
每个Makefile中都应该写一个清空目标文件（.o和执行文件）的规则，这不仅便于重编译，也很利于保持文件的清洁。一般的风格都是：
clean:
rm edit $(objects)
更为稳健的做法是：
.PHONY : clean
clean :
-rm edit $(objects)
前面说过，.PHONY意思表示 clean 是一个伪目标。而在rm命令前面加了一个减号的意思就是，也许某些文件出现问题，但不要管，继续做后面的事。当然，clean 的规则不要放在文件的开头，不然，这就会变成make的默认目标，相信谁也不愿意这样。不成文的规矩是——“clean从来都是放在文件的最后”。
Makefile文件名规则
默认的情况下，make命令会在当前目录下按顺序找寻文件名为GNUmakefile、makefile、Makefile的文件，找到了解释这个文件。在这三个文件名中，最好使用Makefile这个文件名，因为，这个文件名第一个字符为大写，这样有一种显目的感觉。最好不要用 GNUmakefile，这个文件是GNU的 make 识别的。有另外一些 make 只对全小写的makefile文件名敏感，但是基本上来说，大多数的 make 都支持makefile和Makefile这两种默认文件名。
当然，你可以使用别的文件名来书写 Makefile，比如：Make.Linux，Make.Solaris，Make.AIX等，如果要指定特定的 Makefile，你可以使用 make 的-f和--file参数，如：make -f Make.Linux或make --file Make.AIX。
引用其他的Makefile
在Makefile使用include关键字可以把别的Makefile包含进来，这很像C语言的#include，被包含的文件会原模原样的放在当前文件的包含位置。include的语法是：
include <filename>;
filename可以是当前操作系统Shell的文件模式(可以包含路径和通配符)。在include前面可以有一些空字符，但是绝不能是Tab键开始。include和<filename>;可以用一个或多个空格隔开。
make 命令开始时，会找寻include所指出的其它 Makefile，并把其内容安置在当前的位置。就好像C/C++的#include指令一样。如果文件都没有指定绝对路径或是相对路径的话，make 会在当前目录下首先寻找，如果当前目录下没有找到，那么，make还会在下面的几个目录下找：
- 如果make执行时，有
-I或--include-dir参数，那么make就会在这个参数所指定的目录下去寻找。 - 如果目录
<prefix>/include（一般是：/usr/local/bin或/usr/include）存在的话，make 也会去找。
如果有文件没有找到的话，make会生成一条警告信息，但不会马上出现致命错误。它会继续载入其它的文件，一旦完成makefile 的读取， make 会再重试这些没有找到，或是不能读取的文件，如果还是不行，make 才会出现一条致命信息。如果你想让 make 不理那些无法读取的文件，而继续执行，你可以在include前加一个减号-。如：-include <filename>;
总结
根据以上细节，关于Makefile的的基本组成和工作的流程就可总结如下。
Makefile里主要包含了五个东西：显式规则、隐式规则、变量定义、文件指示和注释。
- 显式规则。显式规则说明了，如何生成一个或多个目标文件。要生成的文件，文件的依赖文件，生成的命令。
- 隐式规则。由于 make 有自动推导的功能，所以隐式规则可以让我们比较简略地书写Makefile。
- 变量的定义。在Makefile中我们要定义一系列的变量，变量一般都是指代文件名或路径名的字符串，这个有点像C语言中的宏，当 Makefile 被执行时，其中的变量都会被扩展到相应的引用位置上。
-
文件指示。其包括了三个部分，一个是在一个 Makefile 中引用另一个 Makefile，就像C语言中的
include一样；另一个是指根据某些情况指定 Makefile 中的有效部分，就像C语言中的预编译#if一样；还有就是定义一个多行的命令。 -
注释。Makefile 中只有行注释，和Linux的Shell脚本一样，其注释是用
#字符，这个就像C/C++中的//一样。如果你要在你的 Makefile 中使用#字符，可以用反斜线进行转义，如：#。
GNU的make工作时的执行步骤如下：
- 读入所有的Makefile。
- 读入被include的其它Makefile。
- 初始化文件中的变量。
- 推导隐式规则，并分析所有规则。
- 为所有的目标文件创建依赖关系链。
- 根据依赖关系，决定哪些目标要重新生成。
- 执行生成命令。
