【投稿】-3.3移位寄存器-3.4环形计数器 【作者】:0214-赵静萱;0206-景琪

3.3四位移位寄存器

右移寄存器

3.3.1使用元件简介

D触发器


D触发器是最常用的触发器之一。对于上升沿触发D触发器来说,其输出Q只在CLOCK由L到H的转换时刻才会跟随输入D的状态而变化,其他时候Q则维持不变。

真值表如图:


3.3.2仿真电路图


3.3.3仿真结果及分析

当Din=1而送至最右边的第1位时,D0即为1,当CLK的正前沿到来时,Q0即等于1。同时第2位的D1也等于1。当CLK第2个正前沿到达时,Q1也等于1。结果可得下列的左移过程:

CLK前沿未到 Q=Q3Q2Q1Q0=0000


第1个前沿来到 Q=1000



第2个前沿来到 Q=1100


第3个前沿来到 Q=1110


第4个前沿来到 Q=1111



左移寄存器

3.3.1使用元件简介

D触发器

前面已介绍

3.3.2仿真电路图


3.3.3仿真结果及分析

当Din=1而送至最右边的第1位时,D0即为1,当CLK的正前沿到来时,Q0即等于1。同时第2位的D1也等于1。当CLK第2个正前沿到达时,Q1也等于1。结果可得下列的左移过程:

CLK前沿未到 Q=Q3Q2Q1Q0=0000



第1个前沿来到 Q=0001


第2个前沿来到 Q=0011


第3个前沿来到 Q=0111


第4个前沿来到 Q=1111


3.4四位环形计数器

3.4.1使用元件简介

D触发器

前面已介绍

3.4.2仿真电路图


3.4.3仿真结果及分析

当CLR端有高电位输入时,除右边第一位(LSB)外,其他各位全被置0(因清除电位CLR都接至他们的CLR端),而右边第1位则被置1(因清除电位CLR被引至其PR端)。这就是说,开始时Q0=1,而Q1,Q2,Q3全为0。因此,D1也等于1,而D0=D3=0。在时钟脉冲正边缘来到时,则Q0=0,而Q1=1,其他各位仍为0.第2个时钟脉冲前沿来到时,Q0=0,Q1=0,而Q2=1,Q3仍为0。这样,随着时钟脉冲而各位轮流置1,并且是在最后1位置1之后又回到右边第1位,这就形成环形置位。

R置1:


R置0(即第1个脉冲):



第2个脉冲:


第3个脉冲:


第4个脉冲:


第5个脉冲:


推荐阅读更多精彩内容