18篇文章 · 8513字 · 13人关注
-
Verilog在线仿真Iverilog - HDLBits (01xz.net)[https://hdlbits.01xz.net/wiki/Iverilog]一个可...
-
Quartus 20.0时序仿真没有延时信息Quartus 20.0时序仿真没有延时信息，有个默认设置需要修改一下。Setting -- Simulation -- 右侧中间 More E...
-
仿真：TestBench基本写法与语法详解
TestBench基本写法与语法详解_testbench怎么写-CSDN博客[https://blog.csdn.net/weixin_3926...
-
UART发送状态机三段式与一段式对比
状态机描述方法 状态机描述时关键是要描述清楚几个状态机的要素，即①如何进行状态转移，②判断状态转移的条件，③状态输出是什么。具体描述时方法各种各...
-
Win10安装USB-blaster驱动步骤1、正常安装流程 1、电脑开机，显示电脑桌面后，插入USB Blaster到电脑。2、打开设备管理器：开始菜单，点击右键--设备管理器3、其他设...
-
专题：阻塞赋值&非阻塞赋值
阻塞赋值（=）一般用于描述组合逻辑电路，也可以描述时序逻辑电路(不推荐)。非阻塞赋值（<=）只描述时序逻辑电路。 阻塞赋值描述的赋值行为是立即更...
-
FPGA：配置EPCS存储器FPGA上电后，会自动从EPCS存储器中读取数据用来配置FPGA。EPCS芯片的配置有两种方式：1、使用Jtag方式下载JIC文件，JIC文件可...
-
Quartus嵌入式逻辑分析仪Signal Tap使用Quartus嵌入式逻辑分析仪的工作原理是将Signal Tap与设计文件一起编译配置到FPGA中，当满足设置的触发条件时，Signal Tap...
-
Uart接收状态机设计使用一段式状态机，设计了一个uart接收器，采用16倍波特率采样，无奇偶校验。
文集作者
